读懂DRAM——这颗驱动数字世界的“心脏”

2026年7月27日，A股市场迎来历史性的一幕。长鑫科技正式登陆科创板，开盘报49.5元/股，较发行价8.66元大涨471.59%，盘中一度涨超535%，股价最高触及55.03元，截至收盘，长鑫科技报49元/股，涨幅465.82%，全天成交额1412亿元，一举打破A股个股单日成交额历史纪录，总市值达3.28万亿元，市值约等于2个贵州茅台。此次IPO募资最高可达666亿元，不仅刷新了科创板史上最大IPO纪录，更在A股总市值排名中登顶。

长鑫科技的主营产品就是几乎每个人天天用、却很少有人真正理解的科技产品：DRAM（动态随机存取存储器），也就是我们常说的内存芯片。

这篇文章就让你读懂DRAM——这颗驱动数字世界的“心脏”。

一、DRAM是什么？你的设备为什么离不开它？

DRAM，全称Dynamic Random Access Memory（动态随机存取存储器）。名字很拗口，但它的作用其实很好理解。

你可以把它想象成你工作时的“桌面” ——

你的手机或电脑里，硬盘（包括固态硬盘SSD）就像一个大仓库，所有文件、照片、App都长期存放在那里。但仓库有个问题：东西太多，找起来慢。当你打开一个App或运行一个程序时，系统会先把需要用到的数据从“仓库”搬到“桌面”上，这样就不必用根笔也跑趟仓库，用张纸也跑趟仓库了——这个“桌面”，就是DRAM。

“桌面”上的东西，你随手就能拿到，速度极快。但有个代价：一旦关机断电，“桌面”上的所有东西就会清空——这就是为什么没保存的文档会丢失。

DRAM之所以叫“动态”存储器，是因为它的每个存储单元由一个晶体管加一个电容器组成——工程师称之为“1T1C”结构。电容器用来存储电荷：有电代表“1”，没电代表“0”。但电容器有个天生的毛病：它会漏电。电荷会慢慢流失，所以系统必须每隔几十毫秒就“刷新”一次（重新充电），否则数据就丢了。“动态”两个字，说的就是这个不断刷新的过程。

DRAM的厉害之处在于：每个存储单元只需要一个晶体管和一个电容，结构极其简单。这让它可以在极小的空间里塞下海量的存储单元——你手机里8GB、12GB的运行内存，就是由几十亿个这样的微小单元组成的。

相比不需要刷新的静态存储器（SRAM），DRAM的每个比特只需一个晶体管和一个电容，而SRAM通常需要六个晶体管。这使得DRAM的集成度极高、单位容量成本极低，成为几乎所有电子设备主存的首选。

二、从1966到2026：DRAM的六十年

在深入技术之前，先花两分钟了解一下DRAM从何而来。

1966年，IBM Thomas J. Watson研究中心的罗伯特·丹纳德（Robert H. Dennard）在纽约家中构思出了一种基于“MOS型晶体管+电容结构”的存储器。1968年，他为这项技术申请了专利。

但真正把DRAM推向市场的，是英特尔。1970年，英特尔推出了第一款商用DRAM芯片——Intel 1103，容量仅1Kbit（约128字节），售价10美元。这款芯片迅速取代了当时体积庞大、价格昂贵的磁芯存储器。到1974年，英特尔的DRAM产品全球市场份额高达82.9%。

此后半个世纪，DRAM产业经历了数次权力更替——从美国厂商主导，到20世纪80年代日本企业（日立、东芝、NEC）崛起，再到90年代韩国厂商（三星、现代/海力士）后来居上。一路走来，市场格局几经洗牌，最终形成了如今高度寡头垄断的局面。

而中国DRAM产业的入场，迟至2016年——这一年，长鑫科技在安徽合肥成立。从1966年丹纳德的发明到2016年长鑫的成立，刚好50年。从零到全球第四，长鑫用了十年。这颗由“一个晶体管加一个电容”构成的存储单元，已经跳动了整整六十年。

三、DRAM的市场有多大？——千亿美元级的“存储盛宴”

DRAM是全球半导体产业中规模最大的单一品类之一。

进入2026年，在AI浪潮的强力驱动下，DRAM市场迎来爆发式增长。2026年第一季度，全球DRAM市场规模达943.25亿美元，环比增长81.5%，同比增长超200%。

从应用领域来看，DRAM的需求来源极为广泛：

• 服务器与数据中心：AI训练与推理对高带宽内存（HBM）的需求呈指数级增长；
• 个人电脑与移动设备：DDR5、LPDDR5等新一代标准持续渗透；
• 智能汽车：自动驾驶对高性能内存的需求日益攀升；
• 消费电子：游戏主机、AR/VR设备等新兴应用不断拓宽DRAM的边界。

中国是全球最大的DRAM消费市场，约占全球需求的34%。但本土品牌长期自给率极低——这正是长鑫科技十年突围的时代背景。

四、DRAM是怎么造出来的？——从沙子到芯片的漫长旅程

DRAM芯片的制造，起点是晶圆。

晶圆是一张直径300毫米（12英寸）、厚度不足1毫米的圆形硅片。它的原材料是石英砂（没错，就是沙子）。沙子经过提纯成为高纯多晶硅，再通过“拉晶”工艺生长成一根圆柱形的单晶硅锭，最后切割、研磨、抛光，变成一张张光滑如镜的圆形薄片。表面粗糙度控制要求极高，需达到纳米级精度。

这张看似普通的“圆盘”，是所有芯片的物理基底——所有电路都在它上面“雕刻”出来。

从空白晶圆到DRAM芯片：数百道工序的精密接力

DRAM芯片的制造，专业上叫 “前道工艺” 。它是在空白晶圆上，通过反复的工艺循环，构建出晶体管和多层电路结构。整条产线融合光刻、蚀刻、离子注入、薄膜沉积、化学机械抛光（CMP）等数十道核心工序。

核心工序包括：

• 有源区形成：这是构建晶体管的“地基”。先在硅衬底上生长二氧化硅和氮化硅硬掩模层，通过光刻将设计好的有源区图形转移到晶圆上，然后蚀刻出用于隔离的沟槽。这一步的精度决定了晶体管的性能基础。
• 埋入式字线工艺：这是现代DRAM提升密度的核心技术。所谓“埋入式”，就是把控制存储单元开关的“字线”埋进硅片内部，而不是凸出在表面。这种结构极大节约了表面空间，是6F²高密度单元设计得以实现的关键。
• 光刻：用光刻机将设计好的电路图案投射到晶圆上。这是最核心也最难的一步——就像用一支极细的笔，在指甲盖大小的面积上画出几亿个互不重叠的电路。光刻机的分辨率决定了单次曝光能形成的最小图案间距。对于2x-nm的DRAM节点，图案间距已小于光刻机的极限分辨率，必须采用多重曝光技术才能实现。
• 刻蚀：用化学或物理方法，去除未被光刻胶保护的区域，把电路图案“刻”到晶圆上。在先进的DRAM工艺中，一些关键孔的刻蚀纵横比可达50:1甚至100:1——相当于在足球场上挖一口直径1米、深100米的井。
• 薄膜沉积与化学机械抛光：在晶圆表面沉积绝缘层或导电层，再通过CMP把表面打磨平整，为下一层工艺做准备。

这些工序需要重复上百次，才能完成芯片结构的层层构建。

DRAM制造到底难在哪里？

第一，越做越小，物理极限越近。 制程从微米级缩小到纳米级，再向埃米级迈进。在原子尺度上搭建晶体管，每一个原子的位置都关乎成败。电容器尺寸越来越小，存储的电荷越来越少，漏电越来越严重——这是DRAM微缩面临的核心物理挑战。

第二，光刻设备越来越贵，且受管制。 最先进的DRAM制程需要使用极紫外（EUV）光刻技术。EUV使用13.5纳米波长的光，精度远高于传统深紫外光刻（DUV）的193纳米。但一台EUV光刻机售价超过1亿欧元，而且自2019年起，EUV光刻机已对华完全禁售。

第三，良率是生死线。 芯片制造中，良率（合格芯片占比）直接决定了成本。如果良率只有50%，成本直接翻倍。每提升一个百分点，都意味着数以亿计的成本差异。而DRAM制造中套刻误差是关键风险之一——如果光刻步骤之间的对准出现偏移，可能导致后续工艺失败。

晶圆两种制造模式

晶圆制造分为两种模式：一种是IDM（设计制造一体化） ——自己设计、自己制造，如三星、SK海力士、美光、长鑫科技；另一种是晶圆代工——只替别人制造芯片。

在晶圆代工领域，台积电是绝对的霸主。据行业数据，台积电拿下了全球晶圆代工市场约70% 的份额。三星紧随其后，但差距明显。中芯国际是中国大陆最大的代工厂。

而在DRAM领域，全球具备IDM完整能力的厂商只有四家：三星、SK海力士、美光、长鑫科技。长鑫目前在合肥、北京拥有3座12英寸DRAM晶圆厂，合计月产能已达30万片，预计2026年将冲刺40万片。

五、DDR4、DDR5和HBM——DRAM的“产品形态”演进

DRAM芯片造出来后，会被封装成不同的产品形态，服务于不同的设备。最常见的就是DDR（Double Data Rate SDRAM） 系列——也就是我们电脑上插的“内存条”。

DDR的核心特点是 “双倍数据率” ：它在时钟信号的上升沿和下降沿都传输数据，所以叫“双倍”。

DDR4 vs DDR5：一次代际飞跃

指标	DDR4	DDR5
典型数据速率	2133–3200 MT/s	4800–8400 MT/s
工作电压	1.2 V	1.1 V
DIMM通道结构	1个64-bit通道	2个独立32-bit通道
Bank数量	16个	32个
典型单条容量	4–32 GB	16–128 GB
功耗	基准	降低约20%

DDR5比DDR4强在哪里？我们用“公路”来理解——

第一，架构变了。 DDR4中，一条内存条就是一个64车道的大高速公路。而DDR5把一个DIMM逻辑上拆成两条各32车道的高速，通俗理解：DDR4像一条64车道的大高速公路，DDR5则拆成两条各32车道的高速，可以分别调度不同车流，减少“整条高速只为了一辆车开放”的浪费。

第二，并行度更高。 DDR4有16个bank（存储组），而DDR5增加到32个bank。更多bank意味着同时可以有更多数据行处于“打开”状态，控制器可以在不同bank之间交错读写，提升总吞吐。

第三，电源管理更智能。 DDR4的电源管理在主板端，而DDR5把电源管理芯片（PMIC）直接集成到内存条上。每根内存条可以独立调节供电，信号完整性更好，也为更高频率提供了保障。

第四，更省电、容量更大。 DDR5工作电压从1.2V降到1.1V，功耗降低约20%。单条容量从最大32GB跃升到128GB。

一句话总结：DDR5 = 频率翻倍、带宽翻倍、车道更细、并行度更高、电压更低。

长鑫科技的DDR5产品最高速率已达8000MT/s，单颗颗粒容量达24Gb，17nm工艺良率已突破90%。

LPDDR5X：手机的“低功耗内存”

LPDDR（Low Power DDR）是面向手机、平板等移动设备的低功耗版本。LPDDR5X是目前最高规格——长鑫的产品最高速率达10667Mbps，较上一代LPDDR5提升了66%，功耗则降低了30%。更高的带宽，意味着手机本地就能运行端侧AI大模型。

美光也在2026年7月推出了1γ制程的LPDDR5X，最高达10.7Gbps，功耗较前一代降低20%。

HBM：把DRAM“叠起来”给AI用

如果说DDR是DRAM的“传统形态”——那HBM（高带宽内存） 就是DRAM在AI时代的“进化形态”。

HBM由三星、AMD和SK海力士共同提出，2013年首次量产。它的本质是把多层DRAM芯片垂直堆叠起来，像盖楼一样——底层是逻辑芯片（Base Die），上面堆叠多个DRAM Core Die。传统DDR4的带宽通道是64位，而HBM通过堆叠和TSV技术，把总线宽度扩展到1024位甚至2048位。

打个比方：如果传统DDR4是一条64车道公路，HBM就是一条1024车道甚至2048车道的超级通道。

HBM的核心技术有三项：

第一，3D堆叠架构。 垂直堆叠多层DRAM芯片（目前最高可达12层），显著提升单位面积存储容量。传统内存把所有芯片并排布置在平板上，而HBM把它们一层层摞起来。

第二，硅通孔（TSV）技术。 在堆叠的DRAM芯片内蚀刻直径仅5-10微米的微孔，填充导电材料形成垂直通道。这相当于在每层芯片之间“打洞”穿线，让数据可以在层与层之间直接穿行。这些TSV通道实现了1024位甚至2048位的超宽总线宽度。

第三，硅中介层。 作为连接HBM堆栈与处理器的精密桥梁，在极短距离内将HBM堆栈的超宽接口与GPU/CPU芯片互连。这种设计实现了毫米级甚至更短的互连距离，大幅降低信号延迟。

HBM为什么对AI如此重要？

AI大模型运行时，需要在内存和计算单元之间频繁搬运海量数据。被韩媒称为“HBM之父”的韩国科学技术院教授金正浩指出：即使部署100万块GPU，真正用于计算的时间可能也只有约10%，大量时间都在等待数据从内存到达。 HBM的作用，就是让数据能快速送达。HBM的单堆栈带宽已达1.2TB/s，预计HBM4将进一步跃升至2.0TB/s。

2026年全球HBM市场规模预计达546亿-580亿美元，同比增长近60%。三大存储厂商全年产能已基本售罄，核心客户订单普遍锁定至2028年。

HBM的瓶颈在哪里？

堆叠层数越高，HBM中积聚的热量就越多。过热会触发芯片降频、算力缩水、整机稳定性下降。过去HBM的效能角逐多围绕带宽与堆叠能力，散热往往被视为后端系统级的任务。到了HBM4时代，散热正成为决定胜负的关键指标。

三大厂商正在各自探索不同的散热技术路线：三星聚焦在芯片内部构建独立热传导通道——相当于在芯片里“埋水管”；SK海力士将冷却元件嵌入HBM封装——相当于给芯片“贴散热片”；美光则主推低功耗设计与TSV沟槽冷却技术——从源头减少发热。

六、谁在主导这个市场？——三巨头与破局者

搞清楚了长鑫的钱打算怎么花，再来看看它在这个市场里面对的是什么样的对手。

全球DRAM市场是一个高度垄断的市场。

据Counterpoint Research数据，2026年第一季度，三星以38% 的份额居首，SK海力士占29%，美光占22%——三家合计占据全球DRAM市场约90%的份额。在HBM这个利润最丰厚的细分市场，SK海力士更占据主导地位。

从近乎为零到全球第四，长鑫科技仅用了不到十年时间。2026年第一季度，其全球市场份额已增长至8%，位列全球第四。

但差距依然明显。

三星——全能冠军，制程领跑

三星的DRAM工艺路径是 1x→1y→1z→1a→1b→1c，目前已进入1c工艺，对应11-12nm的水平。三星还成功制造出全球首款10纳米以下（约9.5-9.7nm）的DRAM工程裸晶，计划2028年量产10a DRAM。

“10a”是三星为其下一代DRAM制程工艺所起的名字，它标志着DRAM技术正式迈入了10纳米以下的“个位数纳米”时代。
DRAM制程工艺有一套约定俗成的命名体系。

未来的10纳米以下（sub-10nm）：10a 正是接在 1d 之后的下一代工艺，是首个突破10纳米物理极限的节点。

过去的10纳米级（10nm-20nm）：这一阶段使用 1x → 1y → 1z 来命名。

现在的10纳米级（10nm-20nm）：进入更精细的阶段后，开始使用 1a → 1b → 1c → 1d。目前业界主流正在向1c（约10-12nm）过渡。

在HBM领域，三星2026年2月宣布HBM4正式量产出货，成为行业首家。三星直接采用1c DRAM配合4nm逻辑制程，从量产初期便实现稳定性能。

SK海力士——HBM霸主，AI时代的最大赢家

SK海力士在HBM领域是绝对龙头。2026年第一季度，其在高端HBM4领域份额达54%。2026年7月，SK海力士正式启动面向英伟达的12层HBM4量产交付，这是全球首款完成全部质量认证并投入量产的HBM4产品。

2026年7月，SK集团与英伟达达成总规模超5000亿美元的长期战略合作，覆盖AI算力基础设施建设和下一代AI内存联合研发。

美光——EUV后来者，稳扎稳打

美光是三巨头中最晚导入EUV的。其1γ制程（第六代10nm级，相当于三星1c）是美光首款采用EUV光刻的DRAM工艺。美光预计2026年年中1γ制程成为产量主力，将成为公司史上产量最高的DRAM制程。

美光的1γ LPDDR5X速率已达10.7Gbps，处于行业领先水平。在HBM领域，美光的HBM4E预计2027年量产。

长鑫科技——追赶者，差距在哪里？

长鑫科技目前主力量产G4工艺（等效16nm） ，G5（等效15nm）预计2026年下半年试产。其DDR5良率约80%，DDR4超90%。

与三巨头的差距主要体现在三个方面：

第一，制程差距约1-2代。 长鑫G4（等效16nm）vs 三星1c（11-12nm），时间差约2-3年。

第二，HBM差距约2代。长鑫在技术上已具备HBM3量产能力，计划将约20%的DRAM总产能投入HBM生产。而三巨头已量产HBM4——长鑫落后约2代。长鑫超过98% 的收入仍来自传统DRAM。

第三，设备受限。 长鑫的先进DRAM产线主要采用ASML的DUV光刻机。但EUV光刻机自2019年起出口许可证始终未能获批，事实上已无法对华出口。没有EUV，意味着长鑫无法像三巨头那样通过最先进的光刻机来推进制程。

但长鑫也有自己的优势。 中国是全球最大的DRAM消费市场，约占全球需求的34%。在国产替代的大趋势下，长鑫拥有巨大的本土市场支撑。机构预测，长鑫远期份额有望提升至30%左右。

更重要的是，长鑫的业绩正在爆发式增长。2026年第一季度，长鑫科技实现营业收入508亿元，同比增长719.13%；归母净利润247.62亿元，同比增长1688.30%。公司预计2026年上半年营收达1100亿至1200亿元。

七、长鑫IPO的钱投向哪里？——三大方向的技术深潜

了解了DRAM是什么、怎么造、有哪些产品形态之后，我们来回答一个关键问题：长鑫科技这次IPO募到的钱，打算怎么花？

根据招股书披露，长鑫科技本次募集资金的分配规划为三个方向：

募投方向	拟投入金额	核心内容
存储器晶圆制造量产线技术升级改造项目	75亿元	对12英寸DRAM晶圆产线进行技术改造
DRAM存储器技术升级项目	130亿元	攻关HBM、车规级存储、DDR5、LPDDR5X等
动态随机存取存储器前瞻技术研究与开发项目	90亿元	布局3D DRAM、3D IC等下一代存储技术

总计295亿元。若全额行使超额配售选择权，实际募资总额可达579亿元。

以下，我们逐一深潜这三个方向背后的技术世界。

方向一：晶圆产线升级——从一粒沙到芯片的漫长旅程

75亿元投向晶圆产线升级。目标是对12英寸DRAM晶圆产线进行技术改造，提升先进工艺产能和良率。

当前长鑫合肥、北京两地合计月产能已达30万片，2026年将冲刺40万片月产能。这次募资将进一步夯实产能扩张的设备基础。

DRAM行业具有极强的规模效应——产能必须提升到足够大的量级，才能通过规模效应摊薄成本。据券商测算，约220亿元募资将直接转化为设备采购订单。在全球DRAM供需持续紧张的背景下，每一片新增晶圆产能都意味着市场份额的进一步扩大。

75亿元的投入，目标就是追赶产能、提升良率、缩小与三巨头的规模差距。

方向二：技术升级——DDR5、LPDDR5X与HBM

130亿元投向DRAM存储器技术升级，重点攻关HBM（高带宽内存） 、车规级存储等高端产品，加速DDR5、LPDDR5X的量产迭代。

长鑫科技的DDR5产品最高速率已达8000MT/s，17nm工艺良率已突破90%。在服务器场景中，这意味着数据从内存到CPU的传输效率获得了质的飞跃。

但最具战略意义的方向是HBM。

HBM是AI服务器的核心存储方案——所有用于生成式AI训练和推理的领先加速器都使用HBM。而长鑫科技此前超过98% 的收入来自传统DRAM，在HBM领域处于追赶阶段。

长鑫在HBM技术上已实现超预期突破——据报道，HBM2产品已于2024年下半年量产，较行业预期提前两年，主要配套华为昇腾910芯片。后续重点布局HBM3产品，规划月产6万片晶圆，占总产能的20%。同时，长鑫在上海新建专业HBM封测厂，预计2026年底投产。

130亿元的投入，核心目标就是加速HBM的规模化量产，切入利润最丰厚的AI存储市场。

方向三：前瞻研发——3D DRAM与3D IC

90亿元投向下一代存储前瞻技术研发，全部用于HBM3/3E、3D堆叠DRAM、存算一体等下一代存储技术研发，目标2027年实现HBM量产，补齐AI算力存储的国产空白。

为什么要做3D DRAM？

传统DRAM中，存储单元是平面排列的——所有的晶体管和电容器都平铺在芯片表面。制程越做越小（目前已进入10nm以下），问题就来了：电容器的尺寸难以继续缩减，存储的电荷越来越少；晶体管间距缩小，短路风险增加。

3D DRAM的思路是：把存储单元从“平铺”变成“叠放” ——像盖楼一样，把晶体管和电容垂直堆叠起来。原理类似3D NAND闪存。

两大巨头的技术路线分化：

• 三星：推广GAAFET（全环绕栅极）工艺——栅极从四面环绕沟道，比传统FinFET（三面环绕）电流控制力更强。三星还在研发低延迟宽DRAM（LLW） ，目标带宽比LPDDR5X高出150%。
• SK海力士：选择4F²架构——将晶体管垂直堆叠，接收电容数据的组件置于晶体管柱下方。但SK海力士在VLSI 2024展示的五层3D DRAM，良率仅为56.1%——说明3D DRAM的量产之路还相当遥远。

业界预期，2029年至2030年间将进入3D DRAM时代。

另一个方向：3D IC（三维集成电路）

如果说3D DRAM是存储芯片自己的“叠放”，那3D IC的思路更为激进——把DRAM和计算芯片（如CPU、GPU）堆叠在一起。

传统架构中，数据要在存储芯片和计算芯片之间长距离搬运，产生延迟和功耗。3D IC通过晶圆级混合键合技术，把计算层和存储层像“夹心饼干”一样垂直堆叠。

混合键合是这项技术的核心。它通过铜-铜金属直接键结与介电层同步接合，实现无凸块的超高密度互连，互连间距已可缩小至1微米以下。

长鑫科技在3D DRAM上的布局

由于EUV光刻设备事实上无法对华出口，长鑫无法像三巨头那样依赖最先进的光刻机。因此，3D DRAM和晶圆键合技术可能成为长鑫绕过EUV限制的关键路径。

据报道，长鑫已在合肥启动了一条键合DRAM研发线，目标是用DUV设备配合多重曝光工艺，制造出10纳米级的高性能DRAM芯片。

传统DRAM把存储阵列和逻辑电路做在同一片晶圆上，必须用EUV才能把线宽做到10nm以下。键合DRAM的思路是“分而治之”——一片晶圆专门做超高密度的存储阵列（可以用DUV加多重曝光实现），另一片晶圆做逻辑控制电路，最后用晶圆对晶圆的混合键合技术把两片“粘”在一起。这样绕开了EUV的限制，但挑战在于两片晶圆的键合精度和良率控制。

90亿元投入前瞻研发，目标是在下一代存储技术赛道上一搏——不是跟在三巨头后面跑，而是试图换一条路超车。

八、下一代技术：3D DRAM和3D IC——当平面走到尽头

当传统平面制程逼近物理极限，行业正在转向3D DRAM。

关于3D DRAM的技术细节，我们在第六章已经详细介绍过。这里补充一个关键信息：DRAM工艺节点是如何命名的？

在DRAM行业中，工艺节点的命名早已脱离了实际的物理尺寸。行业通常用以下体系来标识制程代际：

• 1x、1y、1z：代表较早的10nm级阶段（16-19nm、14-16nm、12-14nm）
• 1a、1b、1c、1d：代表更精细的10nm级阶段（14-12nm、12-10nm、10-12nm等）
• 10a：代表正式进入10nm以下时代

长鑫的G4工艺等效16nm，G5等效/15nm。而三星已进入1c（11-12nm），并计划2028年量产10a DRAM。

所以，制程差距的本质是：长鑫还在用DUV多重曝光做16nm，三巨头已经用EUV做11-12nm，并且已经在布局10nm以下。

但3D DRAM可能改变游戏规则。由于EUV设备受限，3D DRAM和晶圆键合技术可能是长鑫绕过EUV限制的关键路径。长鑫等厂商被认为可能在这一方向上迎来新的发展机会。

结束语

从1966年IBM的罗伯特·丹纳德发明DRAM，到今天长鑫科技以3.28万亿市值登陆科创板——这颗由“一个晶体管加一个电容”构成的存储单元，已经跳动了整整六十年。

它见证了计算机从房间大小到掌上设备的变迁，也正在见证AI从实验室走向产业革命。DDR4到DDR5的频率翻倍，HBM的垂直堆叠，3D DRAM的立体架构——每一次技术演进，都是在物理极限的刀尖上跳舞。

长鑫科技的上市，是中国DRAM产业的一个里程碑。长鑫科技于2016年创立，总部位于安徽合肥。十年间，长鑫从零起步，完成了从DDR4到DDR5、从LPDDR4X到LPDDR5X的全产品覆盖，成长为全球第四大DRAM厂商。

但技术上的追赶才刚刚开始：16nm对11nm，HBM2对HBM4，DUV对EUV。295亿元的募资，正在被精准投入到产线升级、HBM攻关和3D DRAM前瞻研发中。

这场围绕“存储”的技术竞赛，远未到终局。而你我手机里那几GB的“运行内存”，正是这场竞赛最微观、也最宏大的缩影。

思考

1. DRAM的“动态”是什么意思？为什么它需要不断刷新？
2. HBM和传统DDR内存的核心区别是什么？为什么AI对HBM的需求如此迫切？
3. 长鑫科技在EUV光刻机受限的情况下，你认为它最可能从哪个方向实现突破？为什么？
4. 2026年第一季度全球DRAM市场规模接近千亿美元，中国占全球需求的34%。你认为中国DRAM市场的巨大需求是“温室“还是“战场”？