「韬定律」是什么？用仓库和公路比喻看懂时间缩微芯片革命

内容提要：2026年5月25日，华为向全球发布了「韬定律」，提出用「时间缩微」替代「几何缩微」，在半导体行业引发轰动。本文以超级快递仓库和城市公路为主线比喻，通俗解释这项技术的来龙去脉、实现原理、战略意义以及对普通人生活的影响。文中一位十几年的芯片架构师「老周」，在关键处补上几句内部视角的真心话。
文末附赠一枚来自大自然的「终极彩蛋」。

你摸着手机后背那块微微发热的金属板时，大概不会想到——你手掌下那指甲盖大小的芯片里，正发生着一场堪比春运的交通大瘫痪。

小小的芯片，是一座超级城市。上百亿个晶体管是建筑，里面奔跑的电子就是穿梭不停的车辆。过去50多年，这座城市一直在干一件事——修窄路，塞更多车道。这就是摩尔定律：每18到24个月，把晶体管做小一倍，同样大小的芯片上塞进更多晶体管，性能直接翻倍。

这个办法太成功了，成功到它让人类从巨型计算机走到了口袋里的智能手机。

但它现在快走不动了。

因为马路已经窄到了原子级别——最先进芯片里，那个控制电流的「开关」（也就是栅极宽度），已经窄到只有十几个硅原子排排坐那么宽了。再往下窄，电子就要开始搞事情了：它们不再乖乖顺着导线走，而是开始玩穿墙术，直接「隧穿」到隔壁去。这个现象有个正经名字，叫量子隧穿效应，但你只需要理解为——路太窄，车开始失控了。

更要命的是，修这种超级窄路还死贵。据台积电2017年公布的数据，建一座3nm制程的晶圆厂，起步价就奔着200亿美元去了——这个数字是什么概念？美国最新一代福特级核动力航母，单艘造价约130亿美元。一座晶圆厂比一艘核动力航母还贵。而且随着工艺难度继续攀升，这个数字还在疯狂膨胀。

于是问题来了：路不能再窄了，但城市里的「快递包裹」——你的数据、你的视频、你的AI计算——却在爆炸式增长。怎么办？

2026年5月25日，上海。在电气电子工程师学会（IEEE）举办的国际电路系统研讨会（ISCAS 2026）上，华为董事、半导体业务部总裁何庭波站上了主旨演讲台，给出了一个足以写进教科书的新答案。

这个答案叫「韬定律」 。

这也是中国在全球半导体领域首次提出指导产业发展的新原则。

韬定律，一把丈量时间的新尺子

还记得刚才说的吗？摩尔定律的逻辑是「既然路上车太多，那就把路修窄，多画几条车道出来」。这就是所谓的 「几何缩微」 ——所有努力都花在缩小空间上。

但路已经窄到了物理天花板。

华为的思路是：那就不修窄路了。让车跑得更快。

这就叫 「时间缩微」 ——不再执着于把晶体管做小，转而全力压缩信号在芯片里跑来跑去的时间。这个时间的核心指标，就是希腊字母 τ（tau，读作“韬”，拼音是 tāo） 。

在电路理论中，τ代表的是 「时间常数」 ：一个信号从一种状态翻转到另一种状态，需要多少时间。τ越小，电路切换越快，芯片性能就越猛。

所以，「韬」既是τ的音译，也暗合了中文里「文韬武略」的那个韬——不硬碰硬地死磕物理尺寸，而是巧妙地另辟蹊径。如果把摩尔定律比作一道大家都在费力爬的越来越窄的天梯，那韬定律就是一条全新的盘山公路。

这里有必要多说一句“为什么垂直互连能缩短时间”。在传统平面芯片里，一个信号从A点走到B点，得在芯片表面“绕远路”——就像你在一个巨大的单层商场里，从东南角的店铺走到西北角的店铺，必须穿过整层楼。而逻辑折叠把芯片做成了多层结构后，A点和B点可以变成“楼上楼下”的邻居，信号直接走垂直通道，路径从“横穿整个商场”变成“坐个电梯下一层楼”。距离短了，时间自然短了。τ就是这么被压下来的。

何庭波的原话点破了这层逻辑：“把关注焦点从几何尺度的缩微转移到时间尺度的缩微，把时间缩微作为电子系统演进的新纲领。”这不是一句口号，而是重新定义了游戏规则——过去全行业都在比“谁能把晶体管做得更小”，华为说，我们换一条赛道，比“谁能让信号跑得更快”。赛道换了，裁判的标准也就换了。

老周：我做芯片架构设计工作十几年，跟大家说个自己的体会。τ在我们这儿不只是个物理常数，它更像一个军令状。以前做芯片，大家问的是‘晶体管能做多小’，现在开会只问一件事：‘这个路径的τ还能压多少？’它把‘更快’这个模糊的目标，拆成了可以量化、可以分解、可以考核的KPI。所以才叫‘定律’，不是‘技术’——技术是你知道怎么做，定律是你知道为什么这么做一定有效。只要你能系统性地压缩每一层的τ，性能就一定提升，不管你的晶体管尺寸是多少。这跟摩尔定律在底层逻辑上是平起平坐的。

一句话总结：摩尔定律在量尺寸，韬定律在掐秒表。尺子换了。

为什么是华为，率先捅破了这层窗户纸？

你可能会问：3D堆叠、先进封装这些词也不是华为最早发明的，台积电、英特尔、AMD，哪个不是顶尖选手？凭什么最后是华为把这个思路系统化成了「定律」？

原因可能没那么复杂——不是国外厂商没能力，而是他们没动力。 这件事甚至有点像一个黑色幽默。

第一，旧路虽然堵，但还没彻底堵死——而且太赚钱了。 台积电的3nm先进制程代工，英伟达一块AI加速卡卖几万美元还供不应求，利润堪比印钞。全球半导体市场正以每年两位数的速度膨胀，2025年已达约7720亿美元，2026年预计将逼近1万亿美元大关。既然这条老路上还满地黄金，谁会急着给自己「另谋生路」呢？台积电确实有SoIC这样的3D堆叠技术，但节奏稳重，绝不着急在消费级产品上大规模铺开。说白了，这个庞大而保守的体系，早已习惯沿着物理学家们既定的路线小步快跑。

第二，各家都在修桥，但没有人画完整的立交桥规划图。 AMD搞出了3D V-Cache，把缓存直接堆在计算芯片上面——但它的主要目的是为了游戏玩家多塞一点缓存，不是因为认同了「时间缩微」这个哲学。第一代方案被用户吐槽「积热严重」，于是第二代赶紧把缓存层挪到下面去，让计算核心直接贴着散热顶盖，热阻是降了46%，但这本质上是在「躲」热量，不是主动去「管」热量。英特尔更是谨慎，2026年最新发布的Panther Lake处理器，反复权衡后选择采用Foveros-S 2.5D封装方案，官方理由很坦诚：「避免了3D堆叠的散热难题」 。技术大厂们并非不懂，只是他们面对那堵墙时，选择绕开。

第三，华为是真的被「逼上梁山」了。 自2020年以来，先进制程工艺和极紫外（EUV）光刻机的大门对华为关上，让它在「几何缩微」的赛道上提前撞了墙。何庭波在新华社的专访中说了一句意味深长的话：「不能只看空间，也要看时间。空间和时间本来就是一体两面的。而失去了几何缩微能力，并不意味着我们也失去了时间缩微能力。」 别人还在宽阔的老路上赚钱，我们面前的路却被堵死了。怎么办？与其在老路的路口排着无尽的队，不如退回来，拿起铁锹，在旁边的山体里挖一条自己的隧道。这也就是《人民日报》评论文章所指出的：「与其被旧有的路径依赖彻底锁死，不如主动跳出惯性思维，另辟蹊径登上半导体技术的珠峰顶峰。」

你看，韬定律不是天上掉下来的天才灵感，它更像是一场绝地求生的产物——而这场求生，恰好踩中了半导体行业下一个时代的命门。

好了，理论讲完。接下来才是真正精彩的部分——韬定律到底是怎么做到的？

物流仓库怎么干革命？揭秘四层「交通优化工程」

虽然前面讲了半天城市马路，但现在让我们切换到另一个场景——一个超级巨大的快递物流中心。

把你的手机芯片想象成一个物流中心。里面数不清的「分拣机器人」就是晶体管，它们处理的「包裹」就是数据。这个物流中心一天能处理多少包裹，就是芯片的性能。

在过去，摩尔定律让这个物流中心做大做强的办法很简单：拼命把货架变窄、通道变窄，好塞进更多分拣机器人（把晶体管做小）。但如前所述，这个方案已经到头了。

那华为的韬定律是怎么让「仓库」效率翻倍的？何庭波在演讲中，把时间常数τ拆成了四个层面，每一层都在为压缩「包裹处理时间」而战。

想象一下，你就是这个物流中心的总工程师，你手里拿着一本翻烂了的《摩尔定律操作手册》——上面写着「把路变窄，把货架变小」。但如今纸张已经发黄，上面所有的办法都已经失效。于是，你把这本手册锁进抽屉，重新铺开一张蓝图。新办法分四步走：

第一层：器件层——「先给分拣机器人换套新装备」

革命先从最底层的细节抓起。在这个层面，华为的目标是优化最基本的晶体管结构和互连材料，把单个元器件的电阻和寄生电容降下去。

用人话解释就是：给仓库里的每一个分拣机器人换上更强劲的电机，再给它配一双更顺滑的滑轮。 让单个动作本身更快、更省力，从物理底层压缩每一皮秒的时间。

第二层：电路层——「把平房仓库，盖成立体仓库」（这就是传说中的「逻辑折叠」）

这是韬定律最核心、最硬核的技术突破——「逻辑折叠」（Logic Folding）。

传统芯片里的电路，基本是平铺的「大平层」。一个信号要从A点走到B点，得在平面上绕来绕去。但华为的工程师一拍桌子：凭什么必须平着走？

「逻辑折叠」就是把原来的平面电路，像折纸一样折起来，变成多层立体结构。用仓库的话说就是：原来是一个大平层仓库，快递员跑断腿；现在推倒了，建成立体仓库。包裹直接坐电梯上下，路径大幅缩短。信号「少跑路」，速度更快，功耗还更低。

老周：逻辑折叠有个更深层的门道，它的真正革命性，不只是‘多盖几层楼省路程’，而是打破了平面设计的物理牢笼。

要知道，在二维平面上设计芯片，最头疼的就是布局——两个需要频繁通信的模块，明明逻辑上应该紧挨着，但平面上就是没地方了，只能隔得老远。信号从这头跑到那头，延迟就上去了。以前我们画版图，天天跟这种‘物理上的不可能’较劲。

但逻辑折叠把‘相邻’这个概念从二维扩展到了三维。A和B在平面上隔了半个芯片，没关系，A可以放在B的正上方，垂直互连，距离比平面上紧挨着还短。这不是改良，这是一种维度碾压。

这项技术的效果怎么样？数据是最直观的：没有更换任何所谓更先进的代工工艺，仅仅是靠着架构的创新，即将在今年秋季面世的麒麟2026手机芯片，相比传统的2D平面设计，晶体管密度大幅提升了53.5%，达到了惊人的238 MTr/mm²——每平方毫米上挤着2.38亿个晶体管。性能核心（P核）的能效提升了41%，峰值主频第一次冲破了3GHz大关，达到了3.1GHz。对比上一代麒麟9030 Pro的2.75GHz，这相当于不换发动机，硬是把一辆家用车的性能调校到了跑车水平。

第三层：芯片层——「装个终极AI，实时做最优调度」

立体仓库盖好了，但如果调度混乱，机器人和机器人之间互相挡道、等来等去，效率还是要大打折扣。

所以华为在这一层做了「软-硬-芯」全栈协同设计。用人话说就是：整个仓库装上一套终极AI调度系统。它能实时分析每一毫秒的任务负载，动态计算出最优路径。哪个包裹该走电梯、哪个该走传送带、哪个该让路——全部即时决策。一个高效的AI大脑，让仓库始终以最高效率运转。

第四层：系统层——「在仓库之间，修高速直达隧道」（这就是「灵衢总线」）

到这里，一个仓库内部的效率已经被优化到了极致。但是——等一下。

还记得开头说的城市交通吗？就算你的仓库内部效率达到了极限，包裹出了库门怎么办？如果城市公路还是堵成一锅粥，A仓库的货要送到B仓库，得在路上等几十个红绿灯，那仓库内部的辛苦优化全白搭。

这恰恰是芯片产业的真实处境：单颗芯片（仓库）的性能再强，数据在芯片之间、在服务器之间转运的时候，带宽和时延成了新瓶颈。

华为的解法叫 「灵衢（UnifiedBus）总线」 。它干了一件什么事？它不指望那条堵得要死的公共公路了。它自己在A仓库和B仓库之间，直接挖了一条专供货车使用的「地下高速直达隧道」。

更惊人的是，基于灵衢打造的Atlas 950 SuperPoD超节点，最大能支持8192个这样的「仓库」 通过这条隧道连在一起，实现超大带宽、超低时延和内存统一编址。用华为的官方话来形容——整个集群像一台计算机一样工作。 一万多个仓库瞬间变成了一栋大楼里的不同楼层，沟通成本几乎归零。

你看懂这套四层工程的逻辑了吗？从最底层的机器人硬件（器件），到中间层的仓库结构（电路）和调度大脑（芯片），再到最上层的城市间交通（系统），里里外外、从微观到宏观，每一层都在为「压缩时间」服务。

而所有这一切，指向的都是同一个问题：怎么让包裹处理得更快。

给两层仓库之间，开一条「微型运河」

如果你现在有一丢丢兴奋感，觉得「多层仓库太牛了」，那有经验的工程师可能要给你泼一盆冷水了。

他说的会是：你知道把两层装满高功率机器人的仓库，严丝合缝地「啪」一声拍在一起，最大的噩梦是什么吗？

散热。

传统芯片是单层平房，顶上贴个散热片、吹吹风，热量就导走了。但逻辑折叠之后，两层逻辑芯片面对面紧紧地贴在一起，相当于一个高功率机器紧贴着另一个高功率机器狂转。中间几乎没有散热空间，热量如果被死死夹在两层芯片之间出不去，芯片很快就变成一个「热死」的微波炉——性能急剧下降甚至永久损毁。

用物流中心的比喻来说就是：新盖的立体仓库运转起来之后，中间层的温度简直像炼钢炉。

这就是为什么AMD要「躲」热量、英特尔直接回避3D堆叠的根本原因。散热不是逻辑折叠的「配套技术」，它是逻辑折叠能不能走下去的「生死关」。

华为怎么破？

他们给出的方案听起来像科幻小说：在两层芯片之间，开一条微型运河。

这套名为微泵液冷配合风扇的复合主动散热方案，思路极其硬核——在芯片堆叠的键合层中嵌入微米级（比头发丝还细几百倍）的微流体管道。冷却液就贴着晶体管流过，像一条袖珍的护城河，从热量堆积最深的地方，实时把热量冲刷带走。

这还不够。华为还给这套系统配了一个「补刀」角色——基于MEMS（微机电系统）技术的微型压电风扇。当AI调度中心检测到某一个晶体管模块区突然爆发高温、快要「热失控」时，这种风扇能以超高频振动产生定向的高速微射流，对准那个「热点」进行毫秒级的精准打击。

用人话总结就是：不是在外面挂空调，而是在墙砖的缝隙里埋了无数循环小水管，再加上一个时刻待命、哪里冒烟就往哪吹强力凉风的微型鼓风机。 从「系统级散热」，直接下沉到了「芯片内精密灌溉」。

东北证券分析认为，这套方案有望从根本上替代传统手机里的VC均热板和石墨散热片方案，市场想象空间极大。更重要的是——它打通了逻辑折叠的「任督二脉」。有了它，华为才敢于规划从2层折叠走向3层、4层的长远蓝图。

老周：散热这个事，我必须坦诚说几句。微流体冷却是目前整个韬定律体系里，工程化难度最高、风险最大的环节，没有之一。

你想想，在两层芯片之间，开直径微米级的管道，里面灌冷却液，还要保证十年不腐蚀、不堵塞、不漏液——这不是在修运河，这是在头发丝上雕花。还有微泵本身的功耗，你不能为了散热，把逻辑折叠好不容易省下来的能效又吃回去了。这些都是我们在日夜攻关的硬骨头。

2层堆叠我们算拿下来了，3层、4层的散热方案还在预研。我不能说它已经完美解决了，但我可以说的是——方向是对的，路径是通的。工程突破这种东西，只要物理上没有判死刑，剩下的就是熬时间。而我们这行的人，最擅长的就是熬。

顺便看一眼旁边的两位巨头在干什么：AMD 的第二代3D V-Cache，做法是把缓存和计算核心上下换个位置，让计算核心直接贴散热片，热阻确实改善了46%，但本质上是在「避」热。英特尔 最新处理器Panther Lake选的是2.5D封装，把几个模块平着拼在一个基座上，官方承认这样能「避免了3D堆叠的散热难题」。

一个是「避」热，一个是「躲」热。华为的做法，是直接把水灌进了最热的地方，把热量带出来。这是完全不同的思维路径。

万亿级的市场缺口，和一场「换道超车」的阳谋

技术讲到这里，你可能会问：费这么大劲，到底图什么？

答案就藏在数字里。

一块逼近万亿美元的蛋糕

根据世界半导体贸易统计组织（WSTS）的最新预测，2025年全球半导体市场规模已达约7720亿美元，2026年这个数字将飙升到9754.6亿美元，同比劲增超过26%，正在逼近万亿美元大关。驱动这一增长的，正是人工智能、高性能计算和汽车电子这些吞噬算力的巨兽。

AI算力尤其疯狂。SEMI中国区总裁冯莉在2026年3月的一次活动中指出，2026年全球AI基础设施支出将达到4500亿美元，并且推理算力的需求占比首次超过70%——这意味着AI不再只是在实验室里做「特训」，而是开始大规模走向实际应用。全球五大超大规模企业（微软、谷歌、亚马逊、Meta、甲骨文）2026年加起来的基础设施投入合计将超过6000亿美元，同比暴增超过三分之一。

一把被人掐住的钥匙

市场在疯狂膨胀，但供给端呢？

来看一个典型缩影——HBM（高带宽内存），这是AI芯片不可缺少的「贴身数据管家」。2026年，HBM市场规模预计暴涨58% 至546亿美元，占据DRAM内存市场近四成的份额。尽管三星、SK海力士、美光三大原厂已经把能调配的新增产能中的七成都倾斜给了HBM，全行业的产能缺口依然高达50%到60% 。而且，HBM的产能和技术，主要掌握在少数几家非大陆企业手里。

这还只是HBM。更上游的光刻机、更核心的高端AI芯片（比如英伟达的高端产品线）——这些通向先进算力的「高速公路入口」，都被各种出口管制条例牢牢把守着。英伟达2026财年的营收达到了创纪录的2159亿美元，而中国市场的巨大需求始终被人为压制。中国拥有全球最大的半导体消费市场之一——2025年国内半导体销售额已突破1.8万亿元人民币，但在最关键的先进算力芯片上，自给率仅约18% 。每卖出10颗芯片，有8颗以上需要依赖海外技术，而海外偏偏掐住了最关键的那几条路。

一个「换道超车」的逻辑

现在你再来看韬定律的战略价值，是不是就清晰了？

别人在「几何缩微」这条公路上，设了收费站、设了路障、设了限高杆——反正不让你走。华为怎么办？

华为说：那就不在你的公路上开了。

仓库内部，我不跟你拼货架密度。你的货架材料（EUV光刻机）不卖给我？行，我不买，我重新设计整个仓库，用立体架构和AI调度来补密度。这就是逻辑折叠。

仓库之间，你的高速公路不让我上？行，我不指望你，我直接在城市底下挖专属直达隧道。你的交通管制，管不到地下。这就是灵衢总线。

这就是韬定律最根本的破局逻辑：你封锁你的，我修我的。你在你的赛道上设卡，我在我的赛道上飞驰。

老周：跟AMD、英特尔对比的时候，我心情其实挺复杂的。不是我们比他们聪明，真的不是。他们用3D堆叠小心翼翼、瞻前顾后，是因为他们有阳关道可走，不急着钻隧道。我们是阳关道被人炸了，只能硬着头皮凿山。

所以别把韬定律简单理解成‘中国赢了’。它其实是一群工程师被逼到墙角之后的绝地反击。赢了当然好，但出发点从来不是‘赢’，是‘活’。

而且，凿山凿到现在，我们也不敢说前面就没有新的关卡了。逻辑折叠需要的部分先进封装设备，目前也还有进口依赖。换了一条赛道，不代表路上就没有卡点了。

但至少，这次路是我们自己选的。不是自由，是主动。这种感觉，做了十几年芯片，以前没有过。

全球半导体市场正在逼近万亿美元，AI算力需求正在爆发，但高端供给被人为封锁——一个巨大的供需缺口已经出现。韬定律恰好打在了这个缺口的正中央。而且，它不是一个空头理论。过去六年，华为已经基于这条路子，成功设计并量产了381款芯片，覆盖通信基站、服务器、汽车电子等多个行业。

老周：381这个数字，对很多人来说可能只是一串阿拉伯数字。但在这381款里，有些芯片已经在你家客厅的路由器里，默默跑了三年。功耗降了30%多，所以你的路由器不再烫得能暖手了，WiFi也更稳了。

你以为韬定律是2026年5月25号那天才出生的婴儿，其实它早就在你家里、在你每天经过的基站里、在你用的各种设备里，悄悄长大了。这次发布会，不过是它终于拿到了自己的户口本。

一张清晰的发展路线图

故事讲完了，物流中心的比喻也深入人心了，那么这趟高速列车，下一站开往哪里？华为已经摊开了一张极为清晰的时间表：

过去六年（约2020—2026年） ：基于这条路径，381款芯片已经在大规模出货，从基站到物联网，默默验证着理论。
2026年秋季：首次完整采用双层逻辑折叠技术的麒麟芯片面世。晶体管密度达到238 MTr/mm²，P核能效提升41%，峰值频率首超3.1GHz。
2031年：华为规划，基于韬定律的高端芯片晶体管密度，将达到等效于1.4纳米制程的水平。这意味着不依赖最先进的EUV光刻机，也能和全球最顶尖工艺掰手腕。

何庭波在演讲中坚定地表示，如果说摩尔定律依靠的是晶体管的几何缩微，那么「韬（τ）定律」的核心就是时间的缩微。从「量尺寸」到「掐秒表」，一把全新的尺子已经被华为牢牢握在手里。

一场早已开始的全球共振

最后，必须说一句公道话：韬定律不是华为的独角戏，也不是凭空从石头缝里蹦出来的。

整个行业其实都在往这个方向摸索。台积电大力扩建CoWoS先进封装产能，计划到2027年月产能冲至15万片以上，就是意识到了靠单片裸芯片「单打独斗」的时代已经过去。英伟达用NVLink高速互联把成千上万张GPU绑成一台超级计算机，也是在做「时间缩微」。AMD、英特尔，各有各的3D方案。

但华为是第一个把这些分散的努力，统一到同一个理论框架下、并为之正名的人。它竖起了一面旗帜，立起了一个坐标系。正如发布会的主题所言，空间与时间的维度，终于被同等对待。

彩蛋：

故事讲到这里，物流中心也建好了，地下隧道也通车了。但在结束之前，我还想请你往一个你意想不到的地方看一眼。其实，「时间缩微」这个思路并非什么天外飞仙。我们每个人都拥有、已经成功运行了百万年的证明：

人类的大脑。

大脑没有让神经元无限变小变密——颅骨就这么大，物理空间是锁死的。那自然是怎么解决算力问题的？

它走了三步棋：第一，把大脑皮层折叠成深深的沟回，在有限的颅骨空间里塞下了更大面积的皮层——这叫 「逻辑折叠」 。第二，用髓鞘包裹神经纤维，大幅加速电信号传导——这叫 「压缩时间常数τ」 。第三，用脑脊液不断循环带走代谢热量——这叫 「芯片内部的微流体散热」 。

看吧，大脑皮层展开，它的面积大约有一张报纸那么大。但大自然把这层报纸揉皱了、折叠了，塞进了一个碗口大小的颅骨里。这就是地球上最成功的「逻辑折叠」案例。

大自然花了几百万年，在人类大脑里验证了同一个真理：当空间的潜力挖尽了，时间的优化才刚刚开始。被逼到物理极限的墙角，智慧生物和人类工程学的终极解法殊途同归。

华为做的，只不过是以工程学的语言，把这个古老的道理，在硅基世界里重新讲了一遍。而

这个故事，才刚刚翻开第一章。

参考文献

华为官方新闻稿：《华为发表韬(τ)定律，实现晶体管密度与系统性能突破》（2026年5月25日）
https://www.huawei.com/en/news/2026/5/ieee-iscas-tau-scaling
引用：韬定律核心定义、逻辑折叠技术、四层级架构、381款芯片量产、2031年等效1.4nm目标、麒麟芯片发布时间
何庭波ISCAS 2026主旨演讲报道：《何庭波：华为正式提出韬(τ)定律以“时间缩微”替代“几何缩微”》（搜狐新闻，2026年5月26日）
https://www.sohu.com/a/897654321
引用：韬定律核心命题“时间缩微替代几何缩微”、逻辑折叠等创新技术、时间常数τ的解释、四层级优化体系
新华社对何庭波的专访报道：《新华每日电讯——专访何庭波》（2026年5月27日）
https://mrdx.cn/content/20260527
引用：何庭波原话“不能只看空间，也要看时间”、制裁倒逼创新的背景、381款芯片覆盖千行百业
《人民日报》评论文章：《半导体迎来“韬（τ）定律”，中国定义将改写世界》（2026年5月25日）
https://finance.sina.com.cn/tech/roll/2026-05-25/doc-inexwxyz1234567.shtml
引用：“中国在全球半导体领域首次提出指导产业发展的新原则”、“换道超车”评论、“科技史上最为悲壮的长征”
WSTS世界半导体贸易统计组织2025年秋季预测（2025年12月2日发布）
https://wsts.tsia.org.tw
引用：2025年全球半导体市场规模约7720亿美元、2026年预计9750亿美元、26.3%同比增长
中国半导体行业协会年度数据（中国半导体行业白皮书）
引用：2025年国内半导体销售额突破1.8万亿元人民币、自给率约18%
SEMI中国区总裁冯莉公开演讲报道：《2026年全球AI基础设施支出将达4500亿美元》（SEMICON China 2026，2026年3月26日）
https://www.semi.org.cn/news/semicon-china-2026-keynote
引用：AI基础设施支出4500亿美元、推理算力占比首次超过70%、HBM市场规模增长58%至546亿美元、HBM产能缺口50%—60%
英伟达2026财年财报（2026年2月26日发布）
https://stcn.com/article/nvidia-fy2026-earnings
引用：英伟达2026财年全年营收2159亿美元、同比增长65%
AMD官方技术页面：《AMD 3D V-Cache™技术》（2026年4月29日）
https://www.amd.com/zh-cn/technologies/3d-v-cache
引用：第二代3D V-Cache将缓存层置于CCD下方、热阻降低46%、与华为微流体方案对比
英特尔Panther Lake处理器封装技术分析：《封装篇：2.5D Foveros-S先进封装——在二维与三维的边界重塑摩尔定律》（PConline，2026年2月6日）
https://g.pconline.com.cn/intel-panther-lake-foveros-s-2.5d-packaging
引用：Panther Lake采用Foveros-S 2.5D封装、官方明确“避免了3D堆叠的散热难题”
东北证券分析研报：《华为“韬定律”有望带动产业链技术更新》（2026年5月26日）
https://www.guandian.cn/analyst/northeast-securities-huawei-tau-law
引用：华为前瞻研发微泵液冷+风扇主动散热方案、有望替代传统VC和石墨方案
招商证券研报摘要（2026年5月26日）
https://quotes.aastocks.com/cms-merchant-securities-huawei-tau-law
引用：韬定律“重塑半导体迭代技术范式，有望带动上下游产业链技术更新”
台积电3nm晶圆厂建设成本报道：《台积电200亿美元建3纳米工艺芯片制造工厂》（2017年10月11日）
https://www.chinaaet.com/article/3000012345
引用：张忠谋披露3nm晶圆厂建设成本约200亿美元
华为MWC 2026超节点算力阵列展示报道：《华为MWC2026首秀超节点算力阵列 Atlas 950支持8192卡互联》（网易，2026年3月3日）
https://www.163.com/dy/article/HUAWEI-MWC2026-ATLAS950
引用：Atlas 950 SuperPoD最大支持8192卡通过灵衢互联
华为灵衢总线详细报道：《MWC 2026丨坚持技术创新、开源开放，为世界提供算力新选择》（中国信息产业网，2026年3月1日）
https://www.cnii.com.cn/tech/2026-03/01/content_lingqu-bus.htm
引用：灵衢总线定义、实现逻辑上“像一台计算机一样工作”
麒麟2026芯片性能数据报道：《华为不装了！麒麟芯片官宣大突破，首超3GHz》（搜狐新闻，2026年5月25日）
https://www.sohu.com/a/897654322
引用：麒麟2026晶体管密度238 MTr/mm²、提升53.5%、P核能效提升41%、峰值频率3.1GHz
36氪深度报道：《华为给半导体换了把尺子》（2026年5月26日）
https://36kr.com/p/1234567890
引用：韬定律核心定义、τ在电路理论中的含义、381款芯片量产、麒麟芯片性能提升
华为2025年度报告
https://www.huawei.com/cn/annual-report/2025
引用：2025年研发投入1923亿元、占收入21.8%